# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-138114

(43)Date of publication of application: 12.06.1991

(51)Int.CI.

B29C 43/36 // B29C 43/18 B29C 51/10 B29L 9:00 B29L 31:30

(21)Application number: 01-276437

(71)Applicant : TOYODA GOSEI CO LTD

(22)Date of filing:

(72)Inventor: SAKAIDA SHOJI

ITO KEIZO

KATO TAKASHI ANDO HIKARI


## (54) MANUFACTURE OF STAMPING MOLDED PRODUCT

24.10.1989

### (57)Abstract:

PURPOSE: To reduce the man-hours for manufacture and the manufacturing cost by setting a skin material section shaped into the given shape by vacuum molding a sheet-shaped material on a top force of a mold, disposing a molding material of same quality as a material on the rear surface side of the skin section in the molten state on a bottom force, clamping and curing the molding material.

CONSTITUTION: A vacuum molded skin section 3 is set on a top force 22 and a die 26 of an extrusion head 25 above a bottom force 23 of a stamping mold 21, and a molten molding material M composed of PP is flowed from the die 26 and the molding material M of the given quantity is disposed on the bottom force 23. Then, the top force 22 is moved downward and mold clamping is carried out, and the temperature of the mold 21 is adjusted and the molding material M is cooled and cured. At that time, the molding material M of the same quality as a PP foam on the rear face side of the skin section 3, by which the rear face side of the skin section 3 is melted by the heat of the molding material M and fused with a base 2, and thus the skin section 3 and the base 2 are bonded together without using a bonding agent. The man-hours for manufacture and manufacturing cost can be reduced by said process.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### ® 日本国特許庁(JP)

の特許出願公開

#### 平3-38114 ⑫ 公 開 特 許 公 報(A)

Sint. Cl. 5

の出 願

識別記号

庁内整理番号

43公開 平成3年(1991)2月19日

H 03 M 1/66 C 6832 - 5 J

審査請求 未請求 請求項の数 1 (全13頁)

ディジタルーアナログ変換器 60発明の名称

> 頭 平1-172599 ②特

②出. 願 平1(1989)7月4日

治比古 加発 明 者 小木曽 日本電装株式会社 愛知県刈谷市昭和町1丁目1番地 日本電装株式会社内

愛知県刈谷市昭和町1丁目1番地

弁理士 長谷 照一 四代 理 人

細書

1. 発明の名称 ディジタルーアナログ変換器

### 2. 特許請求の範囲

入力ディジタル数を複数桁のディジタル数列に するように処理するディジタル数処理手段と、ア ナログ量を記憶するアナログ量記憶手段と、前記 記憶アナログ量の定数分の1の量に前記ディジタ ル数処理手段から出力される1桁のディジタル数 に対応する量を加算するとともに前記アナログ量 記憶手段における記憶アナログ量を前記加算精果 に更新するアナログ量更新手段と、前記アナログ 量記憶手段に記憶される前記入力ディジタル数に 対応するアナログ量をとり込んで出力するアナロ グ量出力手段とを設けるようにしたディジタルー アナログ変換器.

3. 発明の詳細な説明

(産業上の利用分野)

本発明はディジタル値をアナログ量に変換する に適したディジタルーアナログ変換器に関する。

#### (従来技術)

従来、この種のディジタルーアナログ変換器( 以下、D-A変換器という)においては、ラダー 抵抗を利用したものや、デューティ比較いはパル ス幅を利用してD-A変換するようにしたものが ある.

#### (発明が解決しようとする課題)

しかし、このような構成において、前者のD-A交換器では、そのアナログ回路とデューティ回 路との間の結線数が多く、かつアナログ回路にお いては高精度の部品が多数必要とされる。一方、 後者のD-A変換器において高精度の出力を得よ うとすると、変換時間が長くなってしまうという 不具合がある.

そこで、本発明は、このようなことに対処すべ く、D-A変換器において、そのアナログ回路の 部品数を低減した上で、高精度かつ高速にてD-A変換し得るようにしようとするものである。

(課題を解決するための手段)

かかる課題の解決にあたり、本発明は、第1図

#### (作用効果)

このように本発明を構成したことにより、ディジタル数処理手段1が入力ディジタル数 Dinを 複数桁のディジタル数列 Dに変換する。ここで、 アナログ量記憶手段2の初期記憶量をA(0)と する。しかして、アナログ量更新手段3が、Dの 第1桁のディジタル数 D(1)とA(0)に応じ、 アナログ量記憶手段2での記憶アナログ量を更新

いる。制御信号発生回路100 は、マイククロコンとでは、のマイククロコを表してイククロコンとのアイククロコンとは、のアイククロコンとでは、のアログラーAを変換では、のアログラーAを変換では、カローAを変換では、カローAを換替をして、では、カローAを換替をして、では、カローAを換替をして、では、カローAを換替をして、では、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、ののは、カローAを換替をして、カローAを換替をして、カロローAを使力をして、カロローAを検替をして、カロロコンとは、カローAを検替をして、カロロコンとは、カロロコンとは、カロロコンとは、カロロコンとは、カローは、カロコンとは、カロコンとは、カロコンとは、カロコンとは、カロンとは、カロンとは、カロンとは、カロンとは、カロンとは、カロンとは、カロンとは、カロンとは、カロンとは、カロンとは、カロンとは、カロンとは、カロンとは、カロン

カウンタ11は2ピット4分周機能をもつもので、このカウンタ11は周波数10(KHz)の入力クロック信号CKI(第2図及び第4図参照)に応答してその各出力端子Q。及びQ、からLSB及びMSBに相当する各出力信号をそれぞれ発生する(第4図参照)、インバータ11aはカウンタ11の出力燃子Q、からの出力信号を反転し

すれば、第1回目の更新で得られるアナログ量を A(1)としたとき、

 $A(1) = \frac{1}{K} \times A(0) + D(1) \times u$  となる。但し、K、u は定数である。以下、同様にアナログ量更新手段3により、D(2)及び A(1)に落き A(2)を求める。同様の作用の繰返し離により、最終アナログ記憶量 A(N)を得る。ここで、NはDの析数を表わす。また、アナログ量出力手段4により、A(N)をとりこみ A。u、を出力する。この A。u、は次の A(N)が得られるまで保持される。

#### (実施例)

以下:本発明の第1実施例を図面により説明すると、第2図は、ディジタル入力DInをアナログ変換するに適したD-A変換器に本発明が適用された例を示している。このD-A変換器は、制御信号発生回路10と、この制御信号発生回路10に接続した変換回路20とによって構成されて

でフラーマーのでは、「日本の

論理回路 1 3 は、三つの A N D ゲート 1 3 a ~ 1 3 c と、 O R ゲート 1 3 d からなるもので、 論理回路 1 3 は、カウンタ 1 1 及び各フリップフロップ 1 2 a ~ 1 2 b からの各出力信号に応答してOR ゲート 1 3 d から制御信号 D 3 a (第 4 図 参 昭)

#### 特用平3-38114(3)

を発生する。 A N D がート 1 4 は、カウンタ 1 1 及び両フリップ 1 2 a、 1 2 c からのの出力信号に応答して制御信号 D s 1 ( 第 4 図 参照 ) を発生する。 論理回路 1 5 は、 両 A N D がート 1 5 a、 1 5 b と、 O R がート 1 5 c からなるる両で、この論理回路 1 5 は、 カウンタ 1 1 及び 方で、プロップ 1 2 a、 1 2 b からの 祭出力信号 C N D グート 1 6 は カウンタ 1 1 及び 両フリに応答して制御信号 D s 2 ( 第 4 図参照 ) を生するして制御信号 D s 3 ( 第 4 図参照 ) を発生するして制御信号 D s 3 ( 第 4 図参照 ) を発生する。

F)が成立するようになっている。コンデンサ21はアナログスイッチSiの非海通でででででででででいる。コンデンサインスイッチSiの非海通ででででででででいる。コンデンサインには、アナログスイッチSiの海通では、アナログスイッチSiの間の電圧(V21+2×V(i)とのるの電圧(V21+2×V(i)とのの間の電圧(V21+2×V(i)と

演算 増幅器 2 3 は、抵抗 2 3 a (抵抗値 1 0 ( K Ω ) ) との協働によりバッファ機能を果すもので、この演算 増幅器 2 3 は、コンデンサ 2 2 の端子電圧をアナログスイッチ S 2 の遊通のもとにコンデンサ 2 4 に付与してこれを充電する。但し、コンデンサ 2 4 の静電容量 C 24は 0 、 0 1 ( μ F ) である。また、演算 増幅器 2 5 は、抵抗 2 5 a ( 抵抗値 1 0 ( K Ω ) ) との協働により、バッファ

ゲート14からの制御倡母Dョ1のハイレベル時に 導通し基準電圧Vf(=3(V))をその出力端 子に生じ、同制御信母Dョ1のローレベル時に非導 消となる。

両コンデンサ21,22は、共に、スチロールコンデンサからなるもので、コンデンサ21は静電容量C21を有し、一方、コンデンサ22は静電容量C22を有する。但し、本実施例においては、C22=0.01(μF),C21=0.005(μ

機能を果たすもので、この演算増幅器25は、コンデンサ24の増子電圧をアナログ電圧V。」( 第4図参照)として発生する。なお、各演算増幅 器23.25の電源としては±5(V)を使用する

以上のように構成した。 のように構成した。 のは号号では、 のは号号では、 のは号号がある。 のはでする。 のに付与する。 のに付与する。 のに付与する。 のに付与する。 のに付与する。 のに付与する。 のに付与する。 のにでいる。 のにでいでで、 のにでいる。 のにでいる。 のにでいる。 のにでいる。 のにでいる。 のにでいる。 のにでい。 のにでいる。 のにでいる。 のにでいる。 の

すると、マイクロコンピュータ10aが、同ステップ32aにおいて、ディジタル数列Dの桁数

N (本実施例では、4桁とする)を変数 l にセットし、変数 v を次の式(1)とセットし、変数 T H を 1 . 5 × u とセットし、変数 W を 1 × u とセットする。

V = D i n + k <sup>1-N</sup> × u · · · (1) 本実施例では、k = { C <sub>22</sub> / ( C <sub>2</sub>; + C <sub>2</sub>2 ) } = 1 · 5 とし、また u = 1 とする。また、W は D (i) の各桁の譲みを表す。

現段階で、V≤THならば、て「Nと」と対する。
マタ10aがステップ(i ファーク)
ステップのは、て「Oと」と対する。
マカッツンプのは、でのとコンツングラスにならられていいのでは、でいていいのでは、これをある。
ローングラスをある。ローングラスをあり、でで変し、でいていいないでは、でで変し、でいている。
ローングラスを大力ででいる。ローングラスを大力でであり、でで変し、でいている。ローングラスを大力ででいる。以下で変し、アップのでは、アップのでは、ローンのでは、ローンでは、ロー

ログラムのステップ33~35を通る演算処理を D(i)の残余の各桁について繰返す。

これにより、C22=2C21の前提のもとに、D-A変換が、最小限のアナログ部品数のもとに達

成できる。また、 D ー A 変換が、各アナログスイッチ S o 1、 S o 2、 S 2 の作動、各コンデン 2 1、 2 2、 2 4 の記憶作動及び各演算増額器 2 3、 2 5 の増幅作動のみでもって行われるので、 D ー A 変換の精度及び速度が改善され得る。

なお、本実施例については、マイクロコンピュータ10aがディジタル数処理手段に対応し、各アナログスイッチSo1、So2、S1及びコンデンサC21がアナログ量更新手段に応対し、コンデンサ22がアナログ量記憶手段に対応し、かつアナログスイッチS2、コンデンサ24、両演算増幅器23、25及び両抵抗23a、25aがアナログ量出力手段に対応する。

次に、前記第1実施例の変形例について第5図を参照して説明すると、この変形例においては、第3図のフローチャートを第5図に示すごとくの変更フローチャートに従う変更コンピュータアログラムを前記コンピュータ10aカROMに予め記憶するようにしたことにその構

成上の特徴がある。その他の構成は前記第1実施 例と同様である。

ところで、上述のような第5図のフローチャらは、ディジタル理手段とは、ディジタル数を増せる。 を採用したのは、ディジタル数でを増せる。 な変換の高精度化発生する。 はアナログ回路で発生する。 はなことを認識したからる。 はなことを認識したがはる。 はなることが第5図におけるの間は、これので発生する。 なるのみせてのの間は、これので発生する。 なるのみで発生である。 はない第5図におけるの間は、これでは、これで発生する。 はないで発生する。 はないの間は、これでは、これで発生ない。 で発生する。 はないには、これでは、これでで発生する。 はないには、これでは、これで発生する。 はないにはない。

以下、その根拠について説明する。今、アナログ豊更新手段に誤差が発生し次の式(2)が成立したとする。

$$V (i) = \frac{1}{K_{\Delta}} \times V (i-1) + D (i) \times u_{\Delta}$$
  
+  $R_{\Delta} \cdot \cdot \cdot \cdot (2)$ 

ここで、NをDの桁数とすれば、

$$V (N) = \sum_{i=1}^{N} K_{\Delta} \xrightarrow{1-N} \times D (i) \times u_{\Delta} + E a$$

アナログ量出力手段に誤差が発生し次の式(A)が 成立したとする。

$$V \circ u t = G_{\Delta} \times V (N) + O_{\Delta} \cdot \cdot \cdot (A)$$

$$\hat{V}$$
 out = D in  $\times \hat{u}$   $\cdots$  (5)

であるとする。ここで、アナログ電圧調達をEq とすると、

$$E q = \hat{V} \circ u t - V \circ u t$$

$$\hat{V} \circ u t = V \circ u t + E q$$

が成立する.

切に変更することによってEaの値を十分に小さくできることが理解される。このことは、アナログ回路の観差をディジタル処理によって打消すことができることを示している。

しかして、本変形例において、前記第1実施例と同様にA-D 変換開始信号 CNVがハイレルにあれば、マイクロコンピュータ10aが変更のはあれば、マイクロコンピュータ10aが変更のなる。ステップ32の実行直前のとかの、V、TH、Wをそれぞれそのときのiの値に対応させてV(i)、TH(i)、W(i)、W(i)、が成立し、iの「1」だけの減少によりWが(1/ $K_{\Delta}$ ) 倍されることにより、

W (i) = K<sub>Δ</sub> '- \* × u s · · · (9) T H (i) も同様に、

$$T H (i) = \frac{K_{\Delta}}{2 \times (K_{\Delta} - 1)} \times K^{I-M} \times u_{b}$$

$$= \frac{K_{\Delta}}{2 \times (K_{\Delta} - 1)} \times W (i) \cdot \cdot$$

 $= G_{\Delta} \times V (N) + O_{\Delta} + E q$   $= G_{\Delta} \times \sum_{i=1}^{N} K_{\Delta} \times D (i) \times u_{\Delta} + G_{\Delta}$   $\times E a + O_{\Delta} + E q \cdot \cdot \cdot (6)$ が成立する。

しかして、両式(5)(6)から次の式(7)が成立する。

$$D i n = \sum_{i=1}^{n} K_{\Delta}^{i-n} \times D (i) \times \frac{G_{\Delta} \times u_{\Delta}}{\widehat{u}} + \frac{G_{\Delta} \times E + 0_{\Delta}}{\widehat{u}} + \frac{E \cdot q}{\widehat{u}}$$

ここで、

$$u_b = \frac{G_\Delta \times u_\Delta}{\hat{u}}$$
 及びE<sub>b</sub> =  $\frac{G_\Delta \times E a + O_\Delta}{\hat{u}}$  とすれば、式切より、

D i n = 
$$\sum_{i=1}^{N} K_{\Delta}^{i-N} \times D$$
 (i)  $\times$  u  $_{\bullet}$  +  $\frac{E_{b, +}}{E_{q}}$ 
D i n -  $E_{\bullet}$  =  $\sum_{i=1}^{N} K_{\Delta}^{i-N} \times D$  (i)  $\times$  U  $_{\bullet}$  +  $\frac{E_{q}}{\widehat{u}} \cdot \cdot \cdot \cdot (8)$ 
が成立する。よって、この式(8)より、 $E_{\bullet}$  、  $K_{\Delta}$ 

, u b が予め分かっていれば、D (i)の値を適

が成立する。

変更コンピュータプログラムがステップ33以後に進むと、

$$V (i-1) = V (i) - D (i) \times W (i)$$
  
 $\cdot \cdot \cdot (ii)$ 

が得られる。この式(11)により、

$$V (i) = D (i) \times W (i) + V (i-1)$$

$$V(N) = D(N) \times W(N) + V(N-1)$$

$$= D (N) \times W (N) + D (N-1)$$

$$\times W (N-1) + V (N-2)$$

$$= \Sigma^{N} D (i) \times W (i) + V (0)$$

$$= \overset{\cdot}{\Sigma} D (i) \times K_{\Delta} \xrightarrow{i-N} \times u_{b} +$$

が得られる。但し、V ( O ) . T H ( O ) . W ( O ) は、ステップ 3 5 で「N O 」の判別があったときの V . T H . W とする。

また、V (i) 巨 (TH(i), TH(i+1) ] が成立すれば、ステップ33での「YES」と

### 特開平3-38114(6)

の判別後のステップ33bでの演算処理及び K△≒1.5より、

V(i-1)∈(TH(i)-W(i). TH(i+1)-W(i)}
···(13)

が成立する。

# to \ V (i) ∈ (TH(i+1) - W (i+ 1), TH(i)]

が成立すれば、ステップ33での「NO」との判別後のステップ33aにおける演算処理及びK△≒1.5より、

 $V(i-1) \in (TH(i+1) - W(i+1)$  $TH(i)] \cdot \cdot \cdot (14)$ 

が得られる。しかして、両式(13)(14)および K△ ≒ 1 . 5より、

 $V(i) \in (TH(i+1) - W(i+1),$  TH(i+1)]  $V(i-1) \in (TH(i) - W(i), TH(i)]$ 

. . . (15)

· · · (19)

V(1) E(TH(1).TH(1)+W(1))

V(0) EV(1)-W(1) E(TH(1))

-W(1).TH(1)]

が得られる。しかして、両式(17)(18)より、

V(1) (TH(1) - W(1), TH(1) + W<sub>JI</sub>(1)]

 $V(0) \subseteq (TH(1) - W(1), TH(1))$ 

が得られる。同様にして、

V(2) 巨(TH(1)-W(1), TH(1)+W(1)+W(1)+W(2)}
V(1) 巨(TH(1)-W(1), TH(1)+W(1)]
V(0) 巨(TH(1)-W(1), TH(1)

. . . (20)

が得られる。これを繰返すと、

が得られる。但し、W (N+1) =  $K_{\Delta}$   $\times$  W (N) , T H (N+1) =  $K_{\Delta}$   $\times$  T H (N) とする。

しかして、式(15)より、

. . . (16)

が得られる。

また、V(1)巨(TH(1)-W(1)、TH(1)]ならばD(1)=0となる。従って、V(1)巨(TH(1)-W(1)、TH(1))]
V(0)巨(TH(1)-W(1)、TH(1))]

· · · (17)

が得られる。

また、V (1)巨 (TH (1), TH (1) + W (1)]ならばD (1) = 1となる。従って、

V(N) E (TH(1) - W(1), TH(1) ) + N W(i) ] V(0) E (TH(1) - W(1), TH(1)

が得られる。しかして、両式 (12)(21) より、 V(N)  $\subseteq$   $(TH(1)-W(1),TH(1)+\sum_{i=1}^{N}W(i)$  ] であれば、誤差V(0)  $\subseteq$  (TH(1)-W(1),TH(1) ] で D(i) が得られることが分かる。また、このV(0) の分布の中心値V C は

 $V_{c} = \frac{(TH(1) - W(1) + TH(1)}{2}$ 

 $= \frac{K_{\Delta}^{1-n}}{2 \times (K_{\Delta} - 1)} \times u_{\Delta} \cdot \cdot \cdot (22)$ 

2 × (KA - 1) である。これがステップ32bにおけるVの四拾 五入項である。

次に、本発明の第2実施例を第6図~第8図を 参照して説明すると、この第2実施例においては、 マイクロコンピュータ10b(第6図参照)の出

### 特開平3-38114(フ)

また、第6図において、各符号11、11a、12a、12b、Soi、Si及びCKI、CNV、Dsiは、それぞれ、前記実施例と同様の電気素子及び信号を示す。また、各符号41a、41b及び44a~44eはそれぞれD型フリップフロップを示し、各符号42a~42kはそれぞれANDグートを示し、各符号43a~43dはそれぞれORグートを示し、各符号Soi、SoiはCMO

S型アナログスイッチを示し、また符号45は、 前記実施例におけるコンデンサ22の静電容量C 22と同じ静電容量で4をもつ精密型コンデンサを 示す。さらに、各符号C30、C31は、2ビットの カウンタの出力信号を示し、それぞれ、LSB、 MSBを表す。また、各符号D31、D32は、D-A変換用ディジタル信号D(1)で、3値を選択 的に表す。即ち、D31=1、D32=0のときは「 + l 」を表わし、D 31 = D 32 = 0 のときは「O 」 を表わし、Doi=0、Doi=1のときは「-1」 を表わす。本実施例では、マイクロコンピュータ 10 bがディジタル数処理手段に対応し、各アナ ログスイッチSo1、So3、So4、S1 及びコンデ ンサ35がアナログ量更新手段に対応する。なお、 符号 ℓ 1.1は、前記第1 実施例におけるコンデンサ 22に接続されている信号線を示し、符号Vgは 基準電圧 2 (V)を示す。なお、その他の構成は 前記実施例と同様である。

このように構成した本実施例においては、マイクロコンピュータ10bの実行内容が第7回のフ

ローチャートのステップ32b~34a及び36aにおいて第3図のステップ32a~34及び36と異なる。また、このようなマイクロコンピュータ10bの実行内容に応じて第6図の各回路素子が、第8図に示すタイミングチャートに示すように作動し、Voutの発生をもたらす。但し、第8図はDin=0.4の場合を示す。

次に前記第2実施例の第1変形例について第9回を参照して説明すると、この第1変形例においては、第7回のフローチャートを第9回に示すとというのに変更し、変更フローチャートに変更フローチャートに変更フロータンピュータプログラムという)を前記第2コンピュータプログラムに代えてマイクロコンピュータンに代えてでしたことにその構成したの特徴がある。その他の構成は前記第2実施例と同様である。

ところで、本変形例では D (i) の桁数を18 に増大したものであるが、このようにダイナミッ クレンジを拡大したのは以下の理由による。従来 の10ビットのD-A変換器では、フルレンジの 振幅波形は10ビットの精度で出力できるが、フルレンジの25分の1の振幅波形は5ビットの精度でしか出力できない。

然るに、本変形例ではアナログ量更新部の精度がフピット程度であれば、フピットのD-A変換器しか実現できないが、フルレンジの25分1の 振幅波形でもフピット以下の歪みしか発生しない。 その理由は、D(i)=D(13)~D(18) が常にOとなり、D(i)=D(1)~D(12) で求まった波形を単に縮小するだけで歪みは発生 しないからである。

このようなことから、本変形例では、低い特度の回路でも広いダイナミックレンジが実現できるのである。また、このような特徴は第9図のフローチャートに対するマイクロコンピュータ10bの実行の結果得られる。なお、K=2である。

次に、前記第2実施例の第2変形例について第 10図を参照して説明すると、この第2変形例に おいては、第7図のフローチャートを第10図に

### 特開平3-38114(8)

示すごとく部分的に変更し、この変更フローチャートに従う変更コンピュータプログラム(以下、第2変更コンピュータプログラムという)を前記第2コンピュータプログラムに代えてマイクロコンピュータ10bのROMに予め記憶したことにその様成上の特徴がある。

ところで、本変形例ではD(1)の桁数を18 ところで、マイクロークにして、アクロークにして、アクロークにして、アクロークによりに、アクローの調整はは、アクローのでは、デーカーでは、アクローのでは、アクロのでは、アクロのでは、アクロのでは、アクロのでは、アクロのでは、アクロのでは、アクロのでは、アクロのでは、アクロのでは、アクロのでは、アクロのでは、アクロのでは、アクロので るため、元の特度が6ビット程度有れば18ビット程度の特度が得られる。この6ビット程度の特度が得られる。この6ビット程度の特度はモノリシックICで容易に得られる特度である。

次に、前記第2実施例の第3変形例について第一 11図及び第12図を参照して説明すると、この 変形例では、アナログ量更新手段をCR回路の動 特性を利用して現実するために、第6図の回路構 を第11回に示すごとく変更したことにその構成 上の特徴がある。しかして、各符号46~49は ANDゲートを示し、各符号S。~S。はCMO Sアナログスイッチを示す。これらアナログスイ ッチは入力信号のハイレベル時に導通する。また、 符号49 aは抵抗を示す。この抵抗49 aの抵抗 値Rとコンデンサ22(第2図参照)の静電容量 C 22及び入力クロック信号C K I の周期 T を前提 として4T=CRloge2が成立する。なお、 V n = 2 ( v ) 、 V L = - 2 ( v ) である。第 1 . 2図は、第11図の回路素子の作動状態をDin = 0.4として示すタイムチャートである。その

他の構成作用は前記第2実施例と同様である。

#### 4. 図面の簡単な説明


第1 図は特許請求の範囲の記載に対する対応図、第2 図は本発明のマイクの作用を示す。2 図は第2 図のマイクの作用をおりて、第4 図は第2 図は第2 図は第4 とのでははまるのでははまるのでは、第5 図は第4 とのでののでは、第5 図は第4 とのでののでは、第5 図は第5 とのでののでは、第5 とのでのでは、第5 とのでのである。

10・・・制御信号発生回路、10a・・・マイクロコンピュータ、11・・・カウンタ、12a~12c、41a、41b、44a~44e・・・フリップフロップ、13a、13c、14、15a、15b、16、42a~42k・・・ANDゲート、13d、15c、43a~43d・・・ORゲート、20・・・変換回路、21、22、24、45・・・コンデンサ、23、25・・・
演算増幅器、26・・・抵抗、Soi~Sod、Si、Sz・・・アナログスイッチ。


出願人 日本電装株式会社 代理人 非理士 長谷照一

符号の説明


## 特別平3-38114(9)




第 2 図




第 4 图







第 6 図




第8図





第11 図



第12図

